基于FPGA的双端口视频缓冲器设计

唐斌

doi:null

您当前的位置：

首页 >

文章列表页 >

基于FPGA的双端口视频缓冲器设计

器件驱动与控制 | 更新时间：2020-08-12

- 基于FPGA的双端口视频缓冲器设计
- Design of dual-port video buffer based on FPGA
- 液晶与显示 2014年29卷第4期页码：575-579
- 作者机构：
  
  贵州财经大学信息学院, 贵州贵阳 550025
- 作者简介：
  
  [ "唐斌（1981-），男，湖南邵阳人，硕士，助教，主要从事电子系统设计自动化方面的研究。E-mail：tangbin54@163.com" ]
- 基金信息：
- DOI：
  中图分类号： TP333
- 收稿日期：2013-10-14，
  
  修回日期：2014-01-23，
  
  纸质出版日期：2014-08-05
- 稿件说明：
移动端阅览
唐斌. 基于FPGA的双端口视频缓冲器设计[J]. 液晶与显示, 2014,29(4): 575-579

TANG Bin. Design of dual-port video buffer based on FPGA[J]. , 2014,29(4): 575-579
唐斌. 基于FPGA的双端口视频缓冲器设计[J]. 液晶与显示, 2014,29(4): 575-579 DOI：

TANG Bin. Design of dual-port video buffer based on FPGA[J]. , 2014,29(4): 575-579 DOI：

摘要

介绍一种基于FPGA和SDRAM的双端口的视频缓冲器设计方法。使用小容量的同步FIFO和异步FIFO串联构成用户接口，采用分块方式读写单块存储器SDRAM，采用混合算法合理仲裁读、写和刷新请求，实现单路视频数据的实时采集和输出。本系统设计简单，调试方便。只需适当地改变数据块的长度和FIFO的容量就可以应用于其他的视频处理系统。仿真测试结果表明：SDRAM时钟频率工作在71 MHz下可以确保视频流的流畅性。而且通过改变FIFO的相关参数，还可以继续提高SDRAM的实际带宽。本设计还具有一定的灵活性。

Abstract

The design of dual-port video buffer based on FPGA and SDRAM is introduced. The user interfaces are composed of small capacity synchronous FIFO and asynchronous FIFO in series connection. The SDRAM is accessed in burst mode. The arbitrator uses a modified algorithm to grant the right to use the bus of SDRAM. The single memory can store the captured data and provide data for displaying simultaneously. Experimental results indicate when SDRAM works in 71 MHz

there are no error in the video data transmission. This system is simple and easy to be debugged. By changing relevant parameters of FIFOs and length of the block

the actual bandwidth of SDRAM can achieve a high performance.

关键词

Keywords

references

王骞,丁铁夫. 高速图像存储系统中SDRAM控制器的实现[J]. 液晶与显示,2006,21(1):48-51. Wang Q,Ding T F. Realization of SDRAM controller in high-speed image storing system [J]. Chinese Journal of Liquid Crystals and Displays,2006,21(1):48-51.(in Chinese)[2] 吉倩倩,苏光大,向守兵. 嵌入式邻域图像并行处理机的液晶显示系统设计[J]. 液晶与显示,2011,26(6):768-773. Ji Q Q,Su G D,Xiang S B. Design of LCD display system of embedded neighborhood image parallel computer[J]. Chinese Journal of Liquid Crystals and Displays,2011,26(6):768-773. (in Chinese)[3] 吕耀文,王建立,曹景太,等. 移动便携图像存储系统的设计[J]. 液晶与显示,2012,27(5):697-702. Lv Y W,Wang J L,Cao J T,et al. Design of portable image storage system [J]. Chinese Journal of Liquid Crystals and Displays,2012,27(5):697-702. (in Chinese)[4] 刘少华,陈明义. 基于FPGA的高速海量FIFO的设计[J]. 信息技术,2009,33(9):52-54. Liu S H,Chen M Y. Design of high speed and great capacity FIFO based on FPGA [J]. Information Technology,2009,33(9):52-54.(in Chinese)[5] 李耀荣,王兴军,梁利平. SOC总线仲裁算法的研究[J]. 微计算机信息,2007,6(2):113-115. Li Y R,Wang X J,Liang L P. Researchon SOC bus arbitration algorithm [J].Microcomputer Information,2007,6(2):113-115. (in Chinese)[6] 王鸣浩,吴小霞. 基于FPGA的通用液晶显示控制器的设计与实现[J]. 液晶与显示,2012,27(1):87-88. Wang M H,Wu X X.Design and realization of general LCD controller base on FPGA [J]. Chinese Journal of Liquid Crystals and Displays,2012,27(1):87-88. (in Chinese)[7] 田耕,徐文波,胡彬. Xilinx ISE Design Suite 10.X FPGA开发指南 [M].北京:人民邮电出版社,2008. Tian G,Xu W B,Hu B. Xilinx ISE design suite 10.X FPGA development guide[M]. Beijing:Post &Telecom Press,2008.

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

移动便携图像存储系统的设计

基于CNN的异构FPGA硬件加速器设计

基于FPGA的分段近似双边滤波算法设计与实现

LED显示串行总线数据分发芯片的设计

基于FPGA的多路实时视频处理系统设计