La placa de circuito impreso (Printed Circuit Board, PCB), como componente básico en dispositivos electrónicos, tiene defectos en su superficie que afectan la confiabilidad y la vida útil de los productos electrónicos. Para abordar los problemas de alto cómputo, alto costo de almacenamiento y limitaciones de consumo de energía en el despliegue en el borde del modelo de detección de defectos de PCB, este artículo diseña un sistema de detección de defectos de PCB basado en la plataforma ZYNQ SoC y el modelo de detección de objetos YOLO26n. Frente al cuello de botella en el cálculo de convolución, este trabajo utiliza Vitis HLS para diseñar un núcleo acelerador de convolución, combinando estrategias de segmentación espacial, paralelismo de canales, desenrollado de ciclos y programación de ping-pong de doble búfer para mejorar el paralelismo de cálculo y la eficiencia de transmisión de datos; al mismo tiempo, se utiliza cuantificación fija de 16 bits Q7.9 y ampliación del ancho de acumulación para reducir el costo de almacenamiento y transmisión de datos. Los resultados experimentales muestran que los 170 operadores de toda la red completaron la alineación de las rutas de punto flotante y fijo, con valores mínimos de similitud coseno para la topología de convolución y la ruta de cuantificación fija Q7.9 de 0,9894 y 0,9998 respectivamente. Las inferencias de punto flotante en CPU y las de punto fijo en ZYNQ mantienen indicadores globales de detección de defectos cercanos, con diferencias máximas para precisión, recall y mAP@0.5 de 0.023, 0.024 y 0.012 respectivamente. El uso de recursos hardware LUT, FF y DSP fue de 15.42%, 7.30% y 20.64% respectivamente, con un consumo total de 2.615 W, lo que indica que el sistema puede realizar inferencia en el borde de bajo consumo manteniendo una alta coherencia en la detección.

Detección de defectos PCB;Zynq;YOLO26n;Aceleración hardware