Para construir un sistema de reconstrucción 3D eficiente y de bajo consumo energético, este artículo propone una arquitectura de aceleración hardware en FPGA (Field Programmable Gate Array) que combina desplazamiento de fase binario más uno y código Gray complementario. Primero, mediante un módulo de control de cámara, se capturan imágenes de franjas, las cuales son almacenadas en búfer y filtradas. Luego, aprovechando la capacidad de cálculo paralelo del FPGA, se optimizan en hardware algoritmos clave como el empaquetado de fase, el desempaquetado de fase y la reconstrucción 3D. Finalmente, un módulo de envío Ethernet gigabit transmite los datos de la nube de puntos 3D al ordenador host para su visualización, construyendo así un sistema completo de medición 3D. Los resultados experimentales muestran que la arquitectura propuesta procesa un conjunto de 11 imágenes de franjas con resolución 720×540 en solo 8 ms, comparado con 27 ms en una plataforma CPU tradicional, aumentando la eficiencia 3,3 veces. El consumo total del sistema es de solo 1,687 W, el error absoluto de fase es de 0,0368 rad y el error cuadrático medio es de 0,0978 mm. El sistema satisface los requisitos de alta precisión, alta eficiencia y bajo consumo energético.

FPGA;reconstrucción 3D;iluminación estructurada;código Gray complementario