Debido a las limitaciones de la capacidad de cálculo y los recursos de almacenamiento de la plataforma de hardware, implementar redes neuronales convolucionales (CNN) energéticamente eficientes y eficaces utilizando sistemas embebidos sigue siendo un desafío principal para los diseñadores de hardware. Basado en esto, este documento propone un diseño completo de un sistema embebido heterogéneo implementado en un sistema en chip (SoC) programable en campo. El diseño adopta una estructura de multiplexación de entrada en cadena, y ejecuta dos operaciones independientes de multiplicación y acumulación en un solo DSP, lo que reduce el acceso a la memoria externa, mejora la eficiencia del sistema y reduce el consumo de energía. En comparación con otras soluciones, la eficiencia energética mejora más del 38,7 %. El diseño (framework) se desplegó con éxito en redes CNN a gran escala en dispositivos de bajo costo, aumentando significativamente la eficiencia energética del modelo de red. La eficiencia energética alcanzada en el dispositivo ZYNQ XC7Z045 alcanza hasta 102 Gops/W. Además, al realizar la inferencia de la capa convolucional del modelo VGG-16 utilizando este framework, la tasa de cuadros alcanza los 10,9 fps, demostrando claramente que este diseño puede acelerar eficazmente la inferencia de redes neuronales convolucionales en entornos con limitación de energía.

aceleración de hardware; red neuronal convolucional; FPGA; SoC heterogéneo