Dadas las limitaciones de la potencia informática de la plataforma de hardware y los recursos de almacenamiento, la implementación eficiente y con ahorro de energía de las redes neuronales convolucionales (CNN) a través de sistemas empotrados sigue siendo un desafío principal para los diseñadores de hardware. Con base en esto, este artículo propone un diseño completo de un sistema empotrado heterogéneo implementado con un array de compuertas programables en el chip (SoC) con FPGA. Este diseño utiliza una estructura de multiplexación de entrada en cascada, al tiempo que ejecuta dos operaciones independientes de multiplicación y acumulación en un solo DSP, reduciendo así el acceso a la memoria externa, mejorando la eficiencia del sistema y reduciendo el consumo de energía, aumentando la eficiencia energética en un 38,7% o más en comparación con otras soluciones. Este diseño (marco) finalmente se implementó con éxito en grandes redes CNN en dispositivos de bajo costo, lo que aumentó significativamente la eficiencia energética del modelo de red, alcanzando incluso 102 Gops/W en el dispositivo ZYNQ XC7Z045. Además, al utilizar este marco para la inferencia de capas convolucionales del modelo VGG-16, la velocidad de fotogramas puede llegar a 10,9 fps, demostrando plenamente que este diseño puede acelerar eficazmente las redes neuronales convolucionales en entornos con restricciones energéticas.

aceleración de hardware; redes neuronales convolucionales; FPGA; SoC heterogéneo