Basado en una plataforma FPGA, se utilizó un algoritmo de escalado por interpolación bilineal para realizar el escalado de múltiples videos en tiempo real con proporciones arbitrarias. Se diseñó la lógica de lectura y escritura DDR3, utilizando una operación ping-pong y un módulo de arbitraje de lectura/escritura multicanal, logrando un almacenamiento en caché de imágenes en tiempo real. Se empleó un algoritmo de fusión por superposición Alpha para realizar paseos y superposiciones en posiciones arbitrarias de múltiples videos, así como el ajuste de la transparencia de cualquier canal de video. Los resultados experimentales muestran que el sistema de procesamiento de video en tiempo real multipista diseñado alcanza una resolución máxima de 3840×2160 y una mínima de 100×100, pudiendo cambiar flexible el tamaño y la posición de la superposición, con imágenes claras, sin parpadeos ni desalineaciones.

FPGA; interpolación bilineal; escalado de video; paseo de imagen