Дизайн гетерогенного FPGA аппаратного ускорителя на базе CNN

JI Haolin ,  

XU Wei ,  

PIAO Yongjie ,  

WU Xiaobin ,  

GAO Tan ,  

摘要

Из-за ограничений вычислительной мощности аппаратной платформы и ресурсов хранения, реализация энергоэффективной и производительной сверточной нейронной сети (CNN) на встроенных системах по-прежнему является основной задачей для инженеров по аппаратному обеспечению. В связи с этим в данной работе представлен полный дизайн гетерогенной встроенной системы на базе программируемой логики на кристалле (SoC). Дизайн использует каскадируемую структуру мультиплексирования входных данных и выполняет две независимые операции умножения и накопления в одном DSP, уменьшая обращение к внешней памяти, повышая эффективность системы и снижая энергопотребление. По сравнению с другими решениями, эффективность по энергопотреблению увеличена более чем на 38.7%. Дизайн (фреймворк) успешно развёрнут на масштабных CNN сетях на недорогих устройствах, значительно повышая энергетическую эффективность моделей. Энергетическая эффективность, достигнутая на устройстве ZYNQ XC7Z045, достигает до 102 Gops/W. Кроме того, при инференсе сверточного слоя модели VGG-16 с использованием данного фреймворка частота кадров достигает 10.9 fps, что демонстрирует высокую эффективность ускорения inference CNN в условиях ограниченной мощности.

关键词

аппаратное ускорение; сверточная нейронная сеть; FPGA; гетерогенный SoC

阅读全文

以上内容由讯飞翻译自动生成,翻译内容仅供参考。对于因使用本网站翻译内容产生的相关后果,本网站不承担任何商业和法律责任。

The above content is generated by Large Model Translation. The translated content is for reference only. We do not assume any commercial or legal responsibilty for any consequences arising from the use of our website