Для ускорения вычислений сверточных нейронных сетей в сценариях с низким энергопотреблением и периферийными вычислениями разработан ускоритель сверточной нейронной сети на базе алгоритма Винограда, реализованный на программируемой логической матрице (FPGA). Во-первых, данные изображений и веса были квантованы до 8-битовых фиксированных чисел, а также спроектирован процесс квантизации в аппаратном ходе свёртки, что увеличило скорость передачи данных и вычислений. Затем разработан модуль повторного использования кеша входных данных, который объединяет данные с нескольких входных каналов перед их передачей, повторно используя перекрывающиеся строковые данные. Далее разработан конвейерный свёрточный модуль алгоритма Винограда, реализующий комбинированное повторное использование данных столбцов, что максимизирует использование данных на кристалле, снижая объем хранения и нагрузку на пропускную способность. В конце ускоритель был развернут на плате разработки Xilinx ZCU104. По результатам экспериментов, производительность свёрточного слоя ускорителя достигла 354,5 GOPS, эффективность использования DSP на кристалле составила 0,69, что на 1,6 раза выше по сравнению с аналогичными исследованиями. Данный ускоритель способен эффективно выполнять задачи классификации дистанционных изображений на базе сети VGG-16 с высоким энергопотреблением.

Сверточная нейронная сеть;Программируемая логическая матрица;Алгоритм Винограда;Конвейер;Параллельные вычисления