

文章编号:1007-2780(2013)06-0849-06

栅极绝缘层和有源层沉积工艺的优化 对 TFT 电学特性的改善

田宗民, 陈旭, 谢振宇, 张金中, 张文余, 崔子巍, 郭建, 闵泰烨

(北京京东方光电科技有限公司, 北京 100176, E-mail: tianzongmin@boe.com.cn)

摘 要: 对低速沉积的栅极绝缘层和低速沉积的有源层的薄膜沉积条件进行了优化, 设定 4 个实验条件, 考察了不同条件下膜层的均匀性, TFT 产品的开路电流(I_{on})的整体分布规律以及均匀性, I_{on} 的提升比例以及产品的阈值电压, 确定条件二为最优条件。对比优化前后产品的栅极偏应力下 TFT 的转移曲线和高频信号下电容-电压曲线, 进一步分析了产品的电学稳定性。研究发现 I_{on} 提升了 42%, 开关比(I_{on}/I_{off})提升了约 70%, 优化后的 TFT 的稳定性优于优化之前, 达到了改善 TFT 特性的目的。

关 键 词: 栅极绝缘层; 有源层; 沉积条件优化; 电学特性; 改善

中图分类号: TN141.9

文献标识码: A

DOI: 10.3788/YJYXS20132806.0849

Improvement of TFT Electrical Characteristics by Optimization of Gate Insulating and Active Layer Deposition

TIAN Zong-min, CHEN Xu, XIE Zhen-yu, ZHANG Jin-zhong,
ZHANG Wen-yu, CUI Zi-wei, GUO Jian, MIN Tai-ye

(Beijing BOE Optoelectronics Technology Co., Ltd., Beijing 100176, China. E-mail: tianzongmin@boe.com.cn)

Abstract: The deposition conditions were optimized for low speed deposition gate insulating layer (GL) and low speed deposition active layer (AL), and four experimental conditions were established. The second condition was confirmed to be the optimization condition by analyzing the uniformity of the thickness, the overall distribution patterns and uniformity of I_{on} . The improvements of I_{on} and threshold voltage were investigated. To further investigate the stability of electrical characteristics, the TFT transfer curves under gate stress and the C-V curves under high-frequency signal were analyzed before and after optimization. It was found that the stability of optimized electrical characteristics for TFT was better. I_{on} was improved by 42% and the switching ratio (I_{on}/I_{off}) was improved by 70%.

Key words: gate insulating layer; active layer; deposition conditions optimization; electrical characteristics; improvement

1 引 言

在近半个世纪以来, 薄膜晶体管(TFT-LCD)

技术取得了突飞猛进的发展。而随着科技的进步, 人们对电子器件的要求越来越高, 除了追求产品的高性能外, 可靠性和稳定性也成为人们关注

收稿日期: 2013-02-22; 修订日期: 2013-03-08

基金项目: 京东方研发基金(No. 10D_HP_TFT)

作者简介: 田宗民(1983—), 男, 河北唐山人, 硕士, 工程师, 主要从事 TFT-LCD 产品及技术开发工作。

的焦点。但是由于 IGZO 和低温多晶硅等新材料的开发技术不成熟,量产良率偏低,性能不稳定,以及大规模生产投入的设备和技术耗费巨大而难以在实际生产中广泛运用。相比于 IGZO 和低温多晶硅,非晶硅 TFT 具有技术成熟,良率较高,性能稳定等优点,但是非晶硅的载流子迁移率较低,其 TFT 特性尤其是开路状态下的电流较低,对于高分辨率的高端产品,提升非晶硅的 TFT 的特性是一个需要解决的现实问题。为满足充电要求,需要进一步提升非晶硅 TFT 的特性^[1-4]。另外,由于非晶硅(a-Si:H)薄膜与 SiN_x 薄膜之间的界面态薄膜晶体管(TFT)受外界条件影响较大,使得 TFT 的特性的稳定性较差^[5-8]。

现有的报道是基于实验室的基础研究开展的,与实际生产具有一定的差异,另外对于大面积沉积后 TFT 产品电学特性的均匀性报道较少。本文通过设定 4 个实验条件,考察了这些条件下 TFT 产品的电学特性,对电学特性均匀性进行了分析,确定出最优的条件,进一步研究了最优条件和参考条件下 TFT 的电学特性的稳定性,对于实际生产具有重要的指导意义。

2 实 验

本文采用的玻璃基板尺寸规格为 1 100 mm×1 300 mm。栅极绝缘层(SiN_x)和有源层(a-Si)的沉积是在 AKT-15K PECVD 系统中连续完成的。

图 1 为 TFT 沟道的剖面示意图。从图中可知,TFT 的特性受沟道导电层的影响较大,而沟道导电层位于低速沉积 SiN_x 层(GL 层)与低速沉积 a-Si(AL 层)层的界面接触处,因而 GL 层与 AL 层的沉积条件的变化对 TFT 特性影响较大。

图 2 为 PECVD 设备反应腔体截面图的示意




图 1 TFT 沟道结构的剖面示意图

Fig. 1 Cross-section of channel of TFT






图 2 PECVD 设备反应腔体的截面示意图

Fig. 2 Cross-section of react chamber of PECVD

图,反应气体经通过由许多小孔组成的扩散口(diffuser)流入反应腔体中,在腔体中通过一系列的化学反应可以连续沉积栅极绝缘层(SiN_x)和有源层(a-Si),所发生的主要反应如下^[6]:



本文根据前几次的实验结果,设定 4 个实验条件,考察了这些条件下 TFT 产品的膜厚的均匀性(uniformity), I_{on} 的整体分布趋势以及均匀性和产品的阈值电压(V_{th})等电学参数,确定了最优的条件,对比最优条件和参考条件下 TFT 在偏应力作用下的偏移曲线,以及高频信号下电容-电压(C-V)曲线,进一步研究了最优条件下的 TFT 的电学特性的稳定性。

3 实验结果与分析

3.1 沉积条件对 TFT 的特性的影响

TFT 的电学特性低速沉积的栅极绝缘层(GL 层)和低速沉积的有源层(AL 层)的影响比较大,根据前期的试验结果分析,沉积 GL 层的功率、压力以及各气体的流量和沉积 AL 层的功率、压力、间距以及硅烷和氢气的流量等因素对 TFT 的电学特性具有一定的影响。本次实验根据之前的实验规律进行综合,设定 4 个实验条件(如表 1 所示),考察了这 4 个实验条件对 TFT 的电学特性的影响,并且进一步考察了最优条件和参考条件下 TFT 电学特性的稳定性。

对于不同的沉积条件,沉积相同厚度的膜层,

表 1 GL 层和 AL 层综合因子实验
Table 1 Comprehensive factorial experiments for GL and AL

		条件一	条件二	条件三	条件四
GL	Power	H1	H2	H2 [*]	S [*]
	Pressure	L	L	L	S
	NH ₃	L1	L2	L2	S
	N ₂	H	H	H	S
	Power	L1	L2	L2 [☆]	S
AL	Spacing	L1	L2	S	S
	Pressure	L	L	S	S
	SiH ₄	H	H	H	S
	H ₂	L	L	L	S

注: * 为现有的工艺条件(参考条件)值;☆为升高现有的工艺条件值,H1<H2;☆为降低现有工艺条件值,且 L1<L2.




图 3 氮化硅层(a)和 a-Si 层(b)的均匀性曲线
Fig. 3 Plots for SiN_x (a) and a-Si (b) uniformity

膜层的均匀性也存在着较大的差异,如图 3 所示。不同的实验条件下,氮化硅层(SiN_x)和有源层(a-Si)的均匀性的规律趋向基本一致,这说明在不同的腔体中沉积所得的膜层均匀性的差异基本一致,但是对于同一腔体中不同沉积条件下,薄膜的

均匀性差异较大,对于 SiN_x 来说,沉积条件二和四下产品的膜层均匀性明显优于沉积条件一和三;对于 a-Si 来说,沉积条件一和二下产品的膜层均匀性相近,二者要比沉积条件三和四较优。薄膜均匀性的好坏与否关系到产品的整体 I_{on} 的稳定性,与 TFT 的电学特性密切相关,影响产品的 γ 值,对于解决产品的闪烁等画面不良至关重要,因而薄膜膜层的均匀性是考察沉积条件的一个重要的指标。

图 4 为不同沉积条件下产品的 I_{on} 整体分布曲线以及 I_{on} 均匀性的趋势图。从图中可以看出,不同的沉积条件下产品的 I_{on} 整体分布差异较大,沉积条件一和三的产品 I_{on} 分布规律不明显,不同腔体之间的差异性较大,同腔体之间的波动范围也较大, I_{on} 的均匀性较差;沉积条件二和四产品的 I_{on} 分布表现出一定的规律,不同腔体之间的差异较小,同腔体之间 I_{on} 的波动范围也较小, I_{on} 的均匀性较好,二者的均匀性明显要优于沉积条件一和三。

开路电流 I_{on} 决定着像素的充电速率,一般情况下, I_{on} 越大,像素的充电速率越大,像素的响应越快,因而 I_{on} 的提升对于 TFT 电学性能的改善具有重要的意义。通过分析不同沉积条件下 I_{on} 的整体分布和均匀性可知,沉积条件对于 TFT 的开路电流 I_{on} 具有较大的影响,相对于沉积条件四来说,沉积条件一、二和三的产品 I_{on} 均有不同程度的提升,如图 5 所示。从图中可知,沉积条件二产品的 I_{on} 提升幅度比较明显,最高提升幅度为 42%。TFT 的开路电流与关路漏电流之间的比值(开关比 I_{on}/I_{off})是评价 TFT 电学特性的重要参数,开路电流决定了像素的充电速率,关路漏电流影响像素电压的保持,如果漏电流过大会影响画面的品质,造成产品画面的失真,因而在追求高开路电流的同时,也要保证漏电流尽量的小,也就是保证开关比较大。计算 4 个沉积条件下产品的开关比 I_{on}/I_{off} 可知: 9.18×10^5 , 1.01×10^6 , 9.24×10^5 , 5.92×10^5 , 与沉积条件四相比,其他 3 个条件的开关比都有所提升,其中条件二的开关比提升了近 70%,极大地改善了 TFT 的电学特性。

TFT 的阈值电压(V_{th})是决定器件性能和图像显示质量的重要参数之一,也是器件设计和工艺研究的重要内容之一。阈值电压越小,TFT 器




图 4 不同沉积条件下 I_{on} 的整体分布曲线及 I_{on} 的均匀性趋势图. (a) 条件一; (b) 条件二; (c) 条件三; (d) 条件四(参考条件); (e) I_{on} 均匀性.

Fig. 4 Distributions of I_{on} for different deposition conditions and the uniformity of I_{on} . (a) Condition one; (b) Condition two; (c) Condition three; (d) Condition four(reference condition); (e) Uniformity of I_{on} .




图 5 I_{on} 的提升幅度的柱状分布图

Fig. 5 Histograms for improvement of I_{on}




图 6 不同条件下产品的 V_{th} 的分布图

Fig. 6 Distributions for V_{th} of products under different conditions

件越容易开启,因而在一定的设计范围值之内,降低 V_{th} 对于提高 TFT 的特性具有较大的意义。研究发现^[9] 氮化硅的膜厚以及 NH_3/SiH_4 的流量比对 V_{th} 具有较大的影响,减小氮化硅的膜厚可以降低 V_{th} ,提高沉积氮化硅的 NH_3/SiH_4 的流量比也可以降低 V_{th} 。通过前面的分析可知,沉积条件的变更对膜层的厚度没有影响,但是会影响膜层的结构和组分,也会对氮化硅和 α -Si 的界面态产生重要的影响,而这些因素也会导致 V_{th} 的变化,如图 6 所示,相对于沉积条件四而言,条件一、

二和三的 V_{th} 都有所降低,其中沉积条件二的降幅较大, V_{th} 最小,沉积条件最优。

3.2 最优沉积条件对 TFT 电学性能稳定性影响

通过分析不同的实验条件下, TFT 膜厚的均匀性, I_{on} 的整体分布以及均匀性, I_{on} 的提升幅度和 V_{th} 的大小,可以发现沉积条件二为最优条件。而沉积条件的变更对 TFT 电学性能的稳定性的影响较大,为了证明该条件的最优效果,需要进行实验验证该条件的电学稳定性。

非晶硅的 TFT 器件在栅压偏应力的作用下会发生阈值电压的漂移,这些会导致 TFT 器件的性能不稳定,而这些不稳定性反映了栅极绝缘层(SiN_x 层)和有源层(a-Si 层)的薄膜及其界面的电子性能的好坏。

在正栅压偏应力作用下,TFT 的转移特性曲线向相反的方向移动,a-Si 的深隙态密度增加,导致开 I_{on} 衰减。如图 7(a)(c)所示,TFT 的转移曲线随着时间的增加不断向负电压方向偏移,使得 I_{on} 不断减小。沉积条件不同, I_{on} 的衰减幅度存在着一定的差异,条件二(7a)下 I_{on} 减小 $1.39 \mu\text{A}$,减小比例为 26.5%,而条件四(7c)下 I_{on} 衰减 $1.17 \mu\text{A}$,减小比例为 30.6%,二者相比,条件二的衰减幅度明显小于条件四。

在负栅压偏应力作用下,TFT 的转移特性曲线以相同的方向移动,使得氮化硅层存在净正电荷,并且没有产生进一步的缺陷,引起 I_{off} 增大。如图 7(b)(d)所示,TFT 的转移曲线随着时间的增加不断向负电压方向偏移,使得 I_{off} 不断增大,条件二(7b), I_{off} 增大 0.81 pA,增大幅度为 165%;条件四(7d) I_{off} 增大 1.63 pA,增大比例为 525%,而 I_{off} 与像素电压保持率关系密切, I_{off} 过大会造成画面品质的失真,因而沉积条件二的成

膜条件优于沉积条件四。

图 8 为高频信号下 $C-V$ 特性曲线,通过高频特性曲线可以反映出氮化硅(SiN_x)层和 a-Si 层界面之间存在着界面电荷和缺陷。在高频交流信号的作用下,电压发生变化时,能带发生弯曲,进而改变表面势^[10]。从图中可以发现,高频曲线位于低频曲线的下方,这是由于氮化硅(SiN_x)层和 a-Si 层界面存在着缺陷,当处于高频信号下,界面的缺陷处的充放电速率慢于信号的变化,导致总电容值随着界面电容的减少而降低。理论上,氮化硅作为绝缘层不会传到电荷,使得 a-Si 和金属之间不能传到彼此转移电荷,当偏压由负转正,电荷会在两侧聚集,电容值变大,当形成静电屏蔽层时达到最大值,因而理论上当电压为 0 V 时,电容值达到最大,而实际上由于界面态和缺陷的存在使得实际曲线与理论值具有较大的差异,曲线会向右偏移,平带电压较理论值增大。从图中可以发现,低频曲线与高频曲线存在着一定的差异,这主要是由于氮化硅和 a-Si 层界面的电荷存储引起的,因为高速沉积的氮化硅(GH 层)存在的缺陷较多同时与 a-Si 层不直接接触,导致其与 a-Si 层交换电子的时间较长,当频率越高存储电荷的释放速度越慢于频率的变化,使得这种现象越明




图 7 正栅压(a)(c)和负栅压(b)(d)偏应力下 TFT 的转移曲线。(a)(b)条件二;(c)(d)条件四。

Fig. 7 TFT transfer curves under gate positive bias (a)(c) and gate negative bias (b)(d) stress. (a)(b) condition two; (c)(d) condition four.

显,导致低频和高频的曲线偏差越大。




图 8 C-V 特性曲线。(a)条件二, (b)条件四。

Fig. 8 C-V characteristic curves under the high-frequency signal. (a) Condition two; (b) Condition four.

测试得到的沉积条件二的 TFT 的电容值分别为 1.07×10^{-10} F(低频)和 9.28×10^{-11} F(高频);沉积条件四下 TFT 的电容值分别为 1.09×10^{-10} F(低频)和 9.41×10^{-11} F(高频)。由于 SiN_x 和 a-Si 层的界面缺陷会导致,电容的值增大以及不同频率下电容的曲线偏移,因而条件二的成膜条件与条件四相比对于改善界面的缺陷具有一定的益处。

4 结 论

设计了 4 个实验条件,考察了这些实验条件下 TFT 产品的膜厚均匀性, I_{on} 的整体分布趋势以及均匀性, I_{on} 的提升幅度以及开关比和阈值电压(V_{th})等关于电学特性的参数,发现在沉积条件二得到的 TFT 具有较好的膜层均匀性,较大的 I_{on} 和开关比,与沉积条件四相比, I_{on} 会提升 42%, 开关比提升 70%, 确定沉积条件二为最优条件;进一步研究了最优条件和参考条件下 TFT 产品在偏应力作用下的偏移曲线,以及高频信号的下 C-V 曲线,证明了最优条件下 TFT 产品的电学性能的稳定性优于参考条件,达到了改善 TFT 电学特性的目的。

参 考 文 献:

- [1] 谢振宇,龙春平,邓朝勇,等. 高速沉积氮化硅薄膜对其化学键及其性能的影响 [J]. 液晶与显示, 2007, 22(1): 26-31.
- [2] 王守坤,孙亮,郝昭慧,等. 基板支撑梢对 TFT 栅界面 SiN_x 和 a-Si 成膜特性的影响 [J]. 液晶与显示, 2012, 27(5): 613-617.
- [3] 朴勇,梁宏军,高鹏,等. 工艺参数对碳氮化硅薄膜化学结构及光学性能的影响 [J]. 应用光学, 2006, 27(4): 274-281.
- [4] 张金中,张文余,谢振宇,等. 栅极绝缘层工艺优化对氢化非晶硅 TFT 特性的改善 [J]. 真空科学与技术, 2012, 32(11): 991-995.
- [5] 谢振宇,龙春平,邓朝勇,等. 非晶硅 TFT 栅界面层氮化硅薄膜性能的研究 [J]. 真空科学与技术学报, 2007, 27(4): 341-345.
- [6] 曲连杰,陈旭,郭建,等. 氮化硅在触摸屏中的应用分析 [J]. 液晶与显示, 2012, 27(4): 466-471.
- [7] 刘金娥,廖燕萍,荆海,等. a-Si:H-TFT 阈值电压漂移机理及其在驱动 OLED 显示中的补偿设计 [J]. 液晶与显示, 2006, 21(5): 491-495.
- [8] 王长安,熊智斌,张少强,等. a-SiN_x:H 薄膜对 a-Si:H TFT 阈值电压的影响 [J]. 光电子技术, 1997, 17(1): 45-49.
- [9] Suzuki Tohru, Hirose Masataka, Osaka Yukio. Influence of gap states on basic characteristics of a-Si:H Thin Film Transistors [J]. Jap. J. Appl. Phys., 1982, 21(5): L315-L317.
- [10] 梁鹿亭. 半导体器件表面钝化技术 [M]. 北京:科学出版社, 1979: 338-361.