A placa de circuito impresso (Printed Circuit Board, PCB), como componente fundamental em dispositivos eletrônicos, possui defeitos superficiais que afetam a confiabilidade e a vida útil dos produtos eletrônicos. Para enfrentar problemas de alta demanda computacional, alto custo de armazenamento e limitações de consumo de energia na implantação do modelo de detecção de defeitos de PCB na borda, este artigo projetou um sistema de detecção de defeitos de PCB baseado na plataforma ZYNQ SoC e no modelo de detecção de objetos YOLO26n. Para o gargalo no cálculo de convolução, este artigo utiliza o Vitis HLS para projetar um núcleo IP acelerador de convolução, combinando estratégias de divisão espacial, paralelismo de canais, desenrolamento de loops e escalonamento ping-pong de buffer duplo para melhorar o paralelismo de cálculo e a eficiência da transferência de dados; ao mesmo tempo, utiliza quantização fixa Q7.9 de 16 bits e expansão da largura de acumulação para reduzir os custos de armazenamento e transferência de dados. Os resultados experimentais mostram que os 170 operadores da rede completa completaram o alinhamento de caminhos de ponto flutuante e ponto fixo, com valores mínimos de similaridade do cosseno para a topologia de convolução e caminho de ponto fixo Q7.9 de 0,9894 e 0,9998, respectivamente. A inferência em ponto flutuante da CPU e a inferência em ponto fixo do ZYNQ mantêm indicadores globais de detecção de defeitos próximos, com diferenças máximas para Precision, Recall e mAP@0.5 de 0,023, 0,024 e 0,012, respectivamente. O uso dos recursos de hardware LUT, FF e DSP foi de 15,42%, 7,30% e 20,64%, respectivamente, com consumo total de energia de 2,615 W, indicando que o sistema pode realizar inferência de baixa potência na borda enquanto mantém alta consistência de detecção.

Detecção de defeitos PCB;Zynq;YOLO26n;Aceleração de hardware