Na filmagem fixa com câmera de alta velocidade, para prolongar o tempo de gravação sem aumentar o volume e o custo da câmera de alta velocidade, sob restrições rígidas de hardware como recursos reduzidos de armazenamento integrado na câmera de alta velocidade integrada, foi projetado e validado um método de armazenamento expandido no tempo para reconhecimento inteligente de eventos que pode ser calculado em paralelo. Utilizando FPGA como chip controlador principal, foi implementado o armazenamento expandido temporalmente dos dados dos quadros de vídeo, estendendo efetivamente o tempo de gravação da câmera de alta velocidade. Primeiro, é apresentado o princípio do algoritmo de diferença de razão de cinza duplo anelar e analisado o desempenho de captura de alvos pelo algoritmo. Com base nas informações de posição do alvo capturadas pelo algoritmo, os dados da imagem são segmentados e armazenados, eliminando as regiões não alteradas das áreas armazenadas que mudaram. Ao gerar o vídeo gravado pela câmera de alta velocidade, utiliza-se a repetição da parte da imagem da área não alterada do quadro anterior e a parte da imagem do alvo alterado do quadro atual para montar a imagem completa do quadro do vídeo. Em seguida, foi projetado um módulo AXI_DMA para reduzir o consumo de recursos de hardware da placa FPGA, economizando cerca de 75% dos recursos em comparação com o IP VDMA, podendo transferir dados eficientemente com o DDR3. Por fim, o método foi implementado e validado na placa FPGA. Os resultados experimentais mostram que o método pode identificar efetivamente os alvos nos dados dos quadros de vídeo de alta velocidade e armazená-los segmentadamente, pode identificar efetivamente alvos com tamanho 50×50, e economizar 47% dos recursos de armazenamento no vídeo 2560×1440, melhorando efetivamente o tempo de gravação da câmera de alta velocidade.

matriz de portas programáveis em campo;imagem dinâmica em alta velocidade;pipeline;algoritmo de diferença de razão de cinza duplo anelar;armazenamento expandido no tempo