Devido às limitações de capacidade computacional e recursos de armazenamento da plataforma de hardware, implementar redes neurais convolucionais (CNN) econômicas em energia e eficientes usando sistemas embarcados continua sendo um desafio principal para os projetistas de hardware. Com base nisso, este artigo propõe um design completo de um sistema embarcado heterogêneo implementado em um sistema em chip (SoC) programável em campo. O design adota uma estrutura de multiplexação de entrada em cascata, executando duas operações independentes de multiplicação e acumulação em um único DSP, reduzindo o acesso à memória externa, melhorando a eficiência do sistema e diminuindo o consumo de energia. Em comparação com outras soluções, a eficiência energética foi aumentada em mais de 38,7%. O design (framework) foi implantado com sucesso em redes CNN de grande escala em dispositivos de baixo custo, aumentando significativamente a eficiência energética do modelo de rede. A eficiência energética alcançada no dispositivo ZYNQ XC7Z045 chega a até 102 Gops/W. Além disso, ao realizar a inferência da camada convolucional do modelo VGG-16 utilizando este framework, a taxa de quadros atinge 10,9 fps, demonstrando claramente que este design pode acelerar efetivamente a inferência de redes neurais convolucionais em ambientes com restrição de energia.

aceleração de hardware; rede neural convolucional; FPGA; SoC heterogêneo