Para melhorar a qualidade da exibição de imagens e reduzir o consumo de recursos de hardware no algoritmo de filtragem bilateral baseado em dispositivos lógicos programáveis em campo (FPGA), foi projetado um algoritmo de filtragem bilateral de aproximação segmentada. Por meio do cálculo aproximado segmentado, a capacidade de armazenamento do domínio de valores e a largura de bits dos dados de saída no filtro bilateral foram reduzidas, diminuindo a complexidade computacional e o consumo de recursos de hardware. O algoritmo de filtragem bilateral de aproximação segmentada foi implementado nas plataformas FPGA Zynq-7000 e Sparten-7, e o desempenho de filtragem e a preservação de bordas foram estudados sob diferentes ruídos gaussianos e seu desvio padrão ótimo do domínio de valores. Os resultados mostram que o algoritmo proposto tem desempenho comparável ao do algoritmo bilateral tradicional, e em comparação, o uso da tabela de consulta (LUT) e dos módulos de processamento de sinais digitais (DSP) foi reduzido em 9,9% e 71,1%, respectivamente, com um consumo de energia de apenas 0,128 W. Este algoritmo é adequado para aplicações de filtragem de imagens com recursos limitados de hardware.

Processamento de imagens;Algoritmo de filtragem bilateral;FPGA;Aproximação segmentada