Para realizar um redimensionamento de imagem rápido e de alta qualidade na plataforma de hardware FPGA (Field Programmable Gate Array), é proposto um algoritmo de redimensionamento adaptativo por interpolação de nove pontos. Primeiramente é proposto o algoritmo básico de interpolação de nove pontos para reduzir o consumo de recursos lógicos; o efeito de redimensionamento da imagem obtido é notavelmente superior ao do algoritmo de interpolação do vizinho mais próximo, mas ligeiramente inferior ao da interpolação bilinear; além disso, as bordas da imagem não são suficientemente nítidas. Para otimizar o efeito de redimensionamento das bordas da imagem do algoritmo básico de interpolação de nove pontos, foi proposto um algoritmo adaptativo que combina interpolação de nove pontos com interpolação do vizinho mais próximo. Análises comparativas e validações experimentais dos algoritmos acima foram realizadas em software e hardware usando MATLAB e FPGA, respectivamente. Os resultados experimentais mostram que o algoritmo adaptativo de interpolação de nove pontos aumenta a relação sinal-ruído de pico (PSNR) em 0,3~2,5 dB em comparação com os algoritmos de interpolação do vizinho mais próximo e bilinear, e que o consumo de recursos de hardware é reduzido em cerca de 20% em comparação com a interpolação bilinear. Este algoritmo diminui os problemas de desfoque das bordas da imagem e distorções graves dos algoritmos tradicionais, ocupando menos recursos FPGA e possuindo maior valor de aplicação.

redimensionamento de imagem; matriz de portas programáveis em campo; interpolação linear; interpolação adaptativa