인쇄 회로 기판(Printed Circuit Board, PCB)은 전자 장치의 기본 부품으로서, 표면 결함은 전자 제품의 신뢰성과 사용 수명에 영향을 미칩니다. PCB 결함 검출 모델의 단말 측 배포 시 높은 계산량, 저장 비용 및 전력 제한 문제를 해결하기 위해 본 논문에서는 ZYNQ SoC 플랫폼과 YOLO26n 객체 검출 모델을 기반으로 한 PCB 결함 검출 시스템을 설계하였습니다. 합성곱 계산 병목 현상에 대응하여, 본 논문에서는 Vitis HLS를 사용하여 합성곱 가속 IP 코어를 설계하고, 공간 분할, 채널 병렬 처리, 루프 펼치기 및 이중 버퍼 핑퐁 스케줄링 전략을 결합하여 계산 병렬도와 데이터 전송 효율성을 향상시켰습니다. 동시에 16비트 Q7.9 고정소수점 양자화와 확장된 비트 폭 누적을 사용하여 데이터 저장 및 전송 비용을 줄였습니다. 실험 결과, 전체 네트워크의 170개 연산자가 모두 부동소수점 및 고정소수점 경로 정렬을 완료했으며, 합성곱 토폴로지와 Q7.9 고정소수점 경로의 코사인 유사도 최소값은 각각 0.9894와 0.9998이었습니다. CPU 부동소수점 추론과 ZYNQ 고정소수점 추론은 다양한 결함 검출 지표에서 전반적으로 유사한 성능을 유지하였으며, 정밀도, 재현율 및 mAP@0.5의 최대 차이는 각각 0.023, 0.024 및 0.012였습니다. 하드웨어 자원인 LUT, FF 및 DSP 사용률은 각각 15.42%, 7.30%, 20.64%였으며, 전체 전력 소모는 2.615W로서 시스템이 높은 검출 일관성을 유지하면서 저전력 단말 추론을 실현할 수 있음을 나타냅니다.

PCB 결함 검출;Zynq;YOLO26n;하드웨어 가속