고속 카메라 고정 촬영에서, 고속 카메라의 부피와 비용을 증가시키지 않고 촬영 시간을 연장하기 위해, 일체형 고속 카메라 저장 자원이 적은 등의 엄격한 하드웨어 제약 조건 하에서, 병렬 계산이 가능한 지능형 이벤트 인식 시 확장 저장 방법을 설계하고 검증하였다. FPGA를 주 제어 칩으로 활용하여 비디오 프레임 데이터의 시간 확장 저장을 구현하였으며, 고속 카메라의 촬영 시간을 효과적으로 연장하였다. 먼저 이중 링 형태의 그레이스케일 비 차 알고리즘 원리를 소개하고 알고리즘의 목표 포착 성능을 분석하였다. 알고리즘이 포착한 목표 위치 정보를 기반으로 이미지 데이터를 분할 저장하고, 저장된 변화 구역에서 비변화 구역을 제거하였으며, 고속 카메라 촬영 비디오 출력 시 이전 프레임의 비변화 구역 이미지 부분과 현재 프레임의 변화 목표 부분 이미지를 반복하여 완전한 비디오 프레임 이미지 데이터를 이어 붙였다. 다음으로 FPGA 보드 하드웨어 자원 소모를 줄이기 위해 AXI_DMA 모듈을 설계하였으며, 하드웨어 자원 소모는 VDMA IP 대비 약 75% 절감되어 DDR3와 효율적으로 데이터 전송이 가능하다. 마지막으로 FPGA 보드를 통해 본 방법을 구현하고 방법의 타당성을 검증하였다. 실험 결과 본 방법이 고속 비디오 프레임 데이터 내 목표를 효과적으로 인식하고 분할 저장할 수 있으며, 50×50 크기 목표를 효과적으로 인식하고 2560×1440 비디오에서 47% 저장 자원을 절감하여 고속 카메라 촬영 시간을 효과적으로 향상시킴을 보여주었다.

현장 프로그래머블 게이트 어레이;고속 동적 이미지;파이프라인;이중 링 형태 그레이스케일 비 차 알고리즘;시 확장 저장