박막 트랜지스터(Thin film transistor, TFT)의 게이트(Gate) 에칭 공정에서 디스플레이 영역(AA 구역)과 리드아웃 영역(Fanout 구역)은 배선 밀도 차이로 인해 에칭 부하 효과가 발생하며, 두 영역 간 에칭 정도 차이가 크고 에칭 시간을 결정하기 어렵습니다. 게이트 에칭 공정에서 에칭 부하 효과를 억제하는 것은 품질 보증에 긍정적인 의미를 갖습니다. 본 논문에서는 습식 에칭의 미시 과정을 분석하고, 에칭 부하 효과를 억제하기 위해 에칭액 분사 유량 증가 방안을 제안합니다. 이 방안을 3개의 에칭 챔버(Etch1~Etch3)의 에칭 시간 비율 조정으로 전환하였습니다. 총 에칭 시간이 변하지 않는 조건에서 3 챔버의 다양한 시간 비율 에칭 검증을 수행하고, 에칭 결과에 대해 군집 분석을 실시하였습니다. 최종적으로 에칭 부하 효과를 억제하는 시간 비율을 선정하고 신경망 분석을 통해 결과를 해석하였습니다. 실험 결과 Etch3 시간 비율을 줄이고 Etch2 시간 비율을 증가시키면 에칭 부하 효과를 억제할 수 있음을 보였습니다. Etch1~Etch3의 시간 비율은 33.33%∶33.33%∶33.33%에서 10%∶80%∶10%로 조정되었으며, AA 구역과 fanout 구역의 에칭 정도 차이는 0.575 μm에서 0.317 μm로 감소하였습니다. 3개 에칭 구간의 시간 비율을 조절함으로써 에칭 부하 효과를 억제하고 서로 다른 영역 간 에칭 정도 차이를 완화하여 TFT 대량 생산 요구를 만족시킬 수 있습니다.

게이트;습식 에칭;부하 효과;군집 분석;신경망