プリント基板（Printed Circuit Board、PCB）は電子機器の基本部品として、その表面欠陥は電子製品の信頼性と使用寿命に影響を与えます。PCB欠陥検出モデルのエッジ側展開における計算量の多さ、記憶容量の負荷、消費電力の制限といった課題に対し、本論文ではZYNQ SoCプラットフォームとYOLO26n物体検出モデルに基づくPCB欠陥検出システムを設計しました。畳み込み計算のボトルネックに対して、Vitis HLSを用いて畳み込み加速IPコアを設計し、空間分割、チャネル並列化、ループ展開およびダブルバッファのピンポンスケジューリングなどの戦略を組み合わせて計算の並列度とデータ転送効率を向上させました。また、16ビットQ7.9固定小数点量子化と拡張ビット幅加算を採用し、データの保存および転送コストを削減しました。実験結果は、全ネットワークの170個の演算子がすべて浮動小数点および固定小数点パスの整合を完了し、畳み込みトポロジーとQ7.9固定小数点パスのコサイン類似度の最小値はそれぞれ0.9894および0.9998であることを示しています。CPUの浮動小数点推論とZYNQの固定小数点推論は、各種欠陥検出指標でおおむね近似しており、Precision、RecallおよびmAP@0.5の最大差はそれぞれ0.023、0.024および0.012でした。ハードウェアリソースのLUT、FFおよびDSP使用率はそれぞれ15.42%、7.30%、20.64%、総消費電力は2.615Wであり、本システムが高い検出一貫性を維持しつつ、低消費電力のエッジ推論を実現できることを示しています。

PCB欠陥検出;Zynq;YOLO26n;ハードウェアアクセラレーション