小さなピクセルサイズのシリコン基板チップのエネルギー効率が低く、スカラー回折理論の計算精度が不十分である問題を解決するため、本稿ではシリコン基板チップのエネルギー効率に関する精密計算と最適化研究を行った。スカラー回折理論と時域有限差分法（Finite-Difference Time-Domain、FDTD）の両手法を用いてシリコンチップのエネルギー効率を計算し、532 nmレーザー試験システムを構築して実験的に検証した。TiO₂/SiO₂材料を用いてλ/4型多層誘電体高反射膜を設計し、FDTDシミュレーションにより膜系の周期数や動作波長がエネルギー効率最適化に与える影響を分析した。研究結果は、現在一般的なピクセルサイズ（ピクセル周期2～8 μm）のシリコン基板チップに対し、FDTD法で計算したエネルギー効率と実験結果の絶対誤差が1%未満であることを示した。多層誘電体膜のコーティングはチップのエネルギー効率を効果的に向上させ、反射膜の周期ユニット数が5に達すると、450～625 nmの波長範囲で各ピクセルサイズのチップのエネルギー効率が95%以上に達する。

シリコンチップ;回折効率;エネルギー効率;時域有限差分法;多層誘電体高反射膜