高効率・低消費電力の3次元再構成システムを構築するために、本論文では2＋1相移と相補グレイコードを組み合わせたフィールドプログラマブルゲートアレイ（FPGA）ハードウェアアクセラレーションアーキテクチャを提案する。まず、カメラ制御モジュールによりストライプ画像を取得し、バッファリングおよびフィルタリング処理を行う。次に、FPGAの並列演算能力を活用し、包絡位相、位相展開、3次元再構成などの主要アルゴリズムをハードウェア加速で最適化する。最後に、ギガビットイーサネット送信モジュールを利用して3次元点群データをホストPCに送信し表示を行い、一連の3次元測定システムを構築する。実験結果により、本提案アーキテクチャは720×540解像度の11枚のストライプ画像の単一セット処理にわずか8msを要し、従来のCPUプラットフォームにおける27msと比較して3.3倍の効率向上を実現したことが示された。同時に、システム全体の消費電力は1.687Wにとどまり、絶対位相誤差は0.0368ラジアン、二乗平均平方根誤差は0.0978mmであった。本システムは高精度、高効率、低消費電力の要件を満たしている。

FPGA;3次元再構成;構造光;相補グレイコード