高速カメラの定点撮影において、高速カメラの体積やコストを増やすことなく撮影時間を延長するために、一体型高速カメラの限られたストレージ資源などの厳しいハードウェア制約下で、並列計算可能なインテリジェントイベント認識時拡張ストレージ方法を設計・検証した。FPGAを主制御チップとして利用し、映像フレームデータの時間的拡張保存を実現し、高速カメラの撮影時間を効果的に延長した。まず、二重環状グレースケール比差アルゴリズムの原理を紹介し、アルゴリズムのターゲット捕捉性能を分析した。アルゴリズムで捕捉されたターゲットの位置情報に基づき、画像データを分割保存し、保存された変化領域から非変化領域を除去し、高速カメラ撮影映像出力時には前フレームの非変化領域部分画像と現フレームの変化ターゲット部分画像を繰り返し利用して完全な映像フレーム画像データを繋ぎ合わせた。次に、FPGAボードのハードウェア資源消費を削減するためにAXI_DMAモジュールを設計し、VDMA IPに比べて約75％のハードウェア資源消費を削減し、DDR3との効率的なデータ転送が可能である。最後にFPGAボードにより本手法を実装し、有効性を検証した。実験結果は本手法が高速動画フレームデータ内のターゲットを効果的に識別し分割保存でき、50×50大きさのターゲットを効果的に識別し、2560×1440動画で47％のストレージ資源を節約し、高速カメラの撮影時間を有効に延長したことを示している。

フィールドプログラマブルゲートアレイ;高速動画像;パイプライン;二重環状グレースケール比差アルゴリズム;時拡張ストレージ