画像表示の品質を向上させ、現場でプログラム可能な論理デバイス（FPGA）に基づく双方向フィルタリングアルゴリズムのハードウェアリソース消費を削減するために、分割近似双方向フィルタリングアルゴリズムを設計した。分割近似計算により、双方向フィルタリングにおける値領域の記憶容量および出力データのビット幅を減少させ、計算複雑性およびハードウェアリソース消費を低減した。Zynq-7000およびSparten-7のFPGAプラットフォーム上で分割近似双方向フィルタリングアルゴリズムを実装し、異なるガウスノイズおよびその最適な値領域標準偏差下でのフィルタリングとエッジ保持性能を研究した。結果は、本アルゴリズムが従来の双方向フィルタリングアルゴリズムと同等の性能を有し、従来のアルゴリズムと比較して、ルックアップテーブル（LUT）およびデジタル信号処理（DSP）の使用率がそれぞれ9.9％および71.1％削減され、消費電力はわずか0.128Wであることを示している。本アルゴリズムは、ハードウェアリソースが限られた画像フィルタリング用途に適している。

画像処理;双方向フィルタリングアルゴリズム;FPGA;分割近似