低消費電力やエッジコンピューティングなどのシナリオにおける畳み込みニューラルネットワークの高速計算を実現するために、現場でプログラム可能なゲートアレイ（FPGA）をベースとしたWinogradアルゴリズムの畳み込みニューラルネットワークアクセラレータを設計した。まず、画像データと重みデータを8ビット固定小数点数に量子化し、ハードウェア畳み込み計算プロセスにおける量子化フローを設計し、データ転送速度と計算速度を向上させた。次に、入力データキャッシュ再利用モジュールを設計し、複数入力チャネルのデータを統合して転送し、行の重複データを再利用した。その後、Winogradパイプライン畳み込みモジュールを設計し、列データの組み合わせ再利用を実現することで、オンチップデータの再利用を最大化し、オンチップデータの保存容量と帯域幅の負荷を低減した。最後に、XilinxのZCU104開発ボード上にアクセラレータを展開した。実験により、アクセラレータの畳み込み層計算性能は354.5 GOPSに達し、オンチップDSP計算効率は0.69であり、関連研究と比較して1.6倍以上の向上を実現した。このアクセラレータは、高いエネルギー効率でVGG-16ネットワークに基づくリモートセンシング画像分類タスクを完遂できる。

畳み込みニューラルネットワーク;現場プログラム可能ゲートアレイ;Winogradアルゴリズム;パイプライン;並列計算