Cet article conçoit une puce de distribution spécialement utilisée pour la distribution de données vidéo, composée de quatre parties : un module de réception, un module de mémoire tampon, un module de sortie et un module d'horloge. Le module de réception reçoit les données série provenant du bus série. Étant donné que les LEDs de l'écran LED sont pilotées par des données RGB sur 24 bits, elles sont d'abord converties en données RGB 24 bits. Le module de mémoire tampon stocke cycliquement de 1 à N données RGB dans la RAM et effectue une détection d'interrupteur. Lorsque cela correspond à l'interrupteur, il lit ces N données cycliques de la RAM et les envoie au module de sortie ; sinon, le nombre de cycles est incrémenté. Le module de sortie convertit les données RGB en données série, puis les envoie à l'écran LED. Le rapport final de conception montre que la consommation d'énergie de la puce de distribution est de 3.662e-05 mW, avec une surface de 3.702 <inline-formula><alternatives><math xmlns:mml="http://www.w3.org/1998/Math/MathML" id="M1"><mi>m</mi><msup><mrow><mi>m</mi></mrow><mrow><mn>2</mn></mrow></msup></math><graphic specific-use="big" xmlns:xlink="http://www.w3.org/1999/xlink" xlink:href="alternativeImage/212C99D2-6348-4fd2-9B7D-0CF34337BFB3-M001.jpg"?><fx-imagestate width="6.09600019" height="2.53999996"/></graphic><graphic specific-use="small" xmlns:xlink="http://www.w3.org/1999/xlink" xlink:href="alternativeImage/212C99D2-6348-4fd2-9B7D-0CF34337BFB3-M001c.jpg"?><fx-imagestate width="6.09600019" height="2.53999996"/></graphic></alternatives></inline-formula>, tandis que la puce Spartan-6 FPGA a une consommation minimale de 45 mW et une surface de 64 <inline-formula><alternatives><math xmlns:mml="http://www.w3.org/1998/Math/MathML" id="M2"><mi>m</mi><msup><mrow><mi>m</mi></mrow><mrow><mn>2</mn></mrow></msup></math><graphic specific-use="big" xmlns:xlink="http://www.w3.org/1999/xlink" xlink:href="alternativeImage/212C99D2-6348-4fd2-9B7D-0CF34337BFB3-M002.jpg"?><fx-imagestate width="6.09600019" height="2.53999996"/></graphic><graphic specific-use="small" xmlns:xlink="http://www.w3.org/1999/xlink" xlink:href="alternativeImage/212C99D2-6348-4fd2-9B7D-0CF34337BFB3-M002c.jpg"?><fx-imagestate width="6.09600019" height="2.53999996"/></graphic></alternatives></inline-formula>. Cette puce peut non seulement distribuer rapidement les données vidéo, mais elle présente également des avantages de faible consommation d'énergie et de petite surface.

affichage LED;FPGA;ARM;puce de distribution