Basé sur une plateforme FPGA, un algorithme de mise à l'échelle par interpolation bilinéaire a été utilisé pour réaliser le redimensionnement en temps réel de vidéos multi-canal à des proportions arbitraires. La logique de lecture et d'écriture DDR3 a été conçue en utilisant une opération ping-pong et un module d'arbitrage de lecture/écriture multi-canaux, assurant une mise en cache d'images en temps réel. Un algorithme de fusion par superposition Alpha a été employé pour réaliser un panoramique et un superposition à positions arbitraires sur plusieurs vidéos, ainsi que pour régler la transparence de n'importe quelle chaîne vidéo. Les résultats expérimentaux montrent que ce système de traitement vidéo multi-canal en temps réel atteint une résolution maximale de 3840×2160 et une résolution minimale de 100×100, avec une flexibilité pour modifier la taille et la position des superpositions, des images claires sans scintillement ni décalage.

FPGA; interpolation bilinéaire; mise à l'échelle vidéo; panoramique d'image