Um das Problem der langsamen Erkennungsrate und der niedrigen Genauigkeit bei der Erkennung von Pin-Lötstellenfehlern in Leiterplattenbaugruppen (PCBA) aufgrund der kleinen Zielgröße, der dichten Verteilung und des komplexen Hintergrunds zu lösen, schlägt dieser Artikel eine auf verbessertem RT-DETR basierende Methode zur Erkennung von Pin-Lötstellenfehlern in PCBA vor. Erstens wird für das Problem der fehlenden globalen Wahrnehmungsfähigkeit von RepC3 bei der Fusion von mehrskaligen semantischen Informationen ein lokal-globales Kooperationsverstärkungsmodul vorgeschlagen, um die globale Verständnisfähigkeit des Modells für mehrskalige Merkmale zu verbessern. Zweitens wurde eine frequenzbewusste Upsampling-Methode entwickelt, um das durch traditionelles Interpolations-Upsampling verursachte Verschieben des Merkmalszentrums effektiv zu korrigieren und die Reaktionsfähigkeit des Modells auf Schlüsselbereiche zu verbessern. Schließlich wurde RepViT als Backbone-Netzwerk eingeführt, das die Merkmalsextraktionsfähigkeit verbessert und gleichzeitig das Modellvolumen effektiv komprimiert. Die vorgeschlagene Methode wurde anhand eines selbst gesammelten und annotierten PCBA-Pin-Lötstellen-Bilddatensatzes aus einer industriellen Produktionslinie sowie des PKU-Market-PCB-Datensatzes evaluiert. Im PCBA-Pin-Lötstellen-Bilddatensatz wurden die Modellparameter um 31,44 % reduziert, der Rechenaufwand um 29,21 % verringert, der mAP50 um 9,88 % erhöht und die Inferenzgeschwindigkeit im Vergleich zu RT-DETR auf 84,74 FPS gesteigert. Im PKU-Market-PCB-Datensatz stiegen mAP50 und Inferenzgeschwindigkeit um 6,75 % bzw. 23,10 %. Die Methode verbessert signifikant die Genauigkeit und Effizienz der Erkennung unter Berücksichtigung der Rechenressourcen und Echtzeit-Leistung und bietet gute Perspektiven für die ingenieurtechnische Anwendung und den Forschungswert.

PCBA;Lötstellen-Erkennung;RT-DETR;mehrskalige Merkmalsfusion;Upsampling;RepViT