Um die Berechnung von Convolutional Neural Networks in Szenarien mit niedrigem Stromverbrauch und Edge-Computing zu beschleunigen, wurde ein CNN-Beschleuniger basierend auf dem Winograd-Algorithmus mit einem FPGA (Field Programmable Gate Array) entwickelt. Zunächst wurden Bild- und Gewichtsdaten in 8-Bit-Festkommazahlen quantisiert, und ein Quantisierungsprozess im Hardware-Convolution-Rechenprozess entworfen, um die Datenübertragungs- und Berechnungsgeschwindigkeit zu erhöhen. Anschließend wurde ein Modul zur Wiederverwendung von Eingabedaten-Cache entwickelt, das Daten aus mehreren Eingangskanälen zusammenführt und überträgt und überlappende Zeilendaten wiederverwendet. Danach wurde ein Winograd-Pipeline-Convolution-Modul entworfen, das eine kombinierte Wiederverwendung von Spaltendaten realisiert, dadurch die On-Chip-Datennutzung maximiert und den Speicherbedarf sowie die Bandbreitenbelastung reduziert. Schließlich wurde der Beschleuniger auf dem Xilinx ZCU104 Entwicklungsboard eingesetzt. Experimentelle Validierungen zeigten, dass die Rechenleistung der Convolution-Schicht des Beschleunigers 354,5 GOPS erreichte und die On-Chip-DSP-Effizienz 0,69 betrug, was eine Verbesserung um mehr als das 1,6-fache gegenüber verwandten Studien darstellt. Der Beschleuniger kann die Aufgabe der Fernerkundungsbildklassifizierung basierend auf dem VGG-16-Netzwerk mit hoher Energieeffizienz erfüllen.

Convolutional Neural Network;Field Programmable Gate Array;Winograd-Algorithmus;Pipeline;Parallele Berechnung