摘要
تُعتبر لوحة الدوائر المطبوعة (Printed Circuit Board، PCB) كمكون أساسي في الأجهزة الإلكترونية، حيث تؤثر عيوب السطح فيها على موثوقية المنتجات الإلكترونية وعمر استخدامها. لمواجهة مشاكل الحساب المكثف، والاستهلاك الكبير للتخزين، والقيود في استهلاك الطاقة في نشر نماذج كشف العيوب الخاصة بـPCB على الطرف، صمم هذا البحث نظام كشف عيوب PCB القائم على منصة ZYNQ SoC ونموذج كشف الأهداف YOLO26n. لمشكلة عنق الزجاجة في حساب الالتفافات، اعتمد هذا البحث تصميم نواة تسريع الالتفافات باستخدام Vitis HLS، ودمج استراتيجيات تقسيم الفضاء، التوازي بين القنوات، التوسع الدوري، وجدولة التبديل بالزنق المزدوج لزيادة التوازي الحسابي وكفاءة نقل البيانات؛ كما استخدم التكميم الثابت 16-بت Q7.9 وتوسيع عرض التراكم لتقليل استهلاك التخزين والنقل للبيانات. أظهرت النتائج التجريبية تحقيق محاذاة كاملة بين المسارات العائمة والثابتة لجميع 170 عاملًا في الشبكة، وكانت أقل قيمة لتشابه جيب التمام بين طوبولوجيا الالتفاف ومسار التكميم Q7.9 0.9894 و0.9998 على التوالي. حافظ استدلال الفاصلة العائمة لوحدة المعالجة المركزية والاستدلال الثابت لـZYNQ على مؤشرات كشف العيوب بشكل متقارب، حيث كانت أقصى فروق في الدقة، الاستدعاء، وmAP@0.5 على التوالي 0.023، 0.024، و0.012. بلغت معدلات استخدام موارد الأجهزة LUT، FF، وDSP على التوالي 15.42%، 7.30%، و20.64%، مع استهلاك طاقة كلية يبلغ 2.615 واط، مما يدل على أن النظام قادر على تحقيق استدلال منخفض الطاقة على الطرف مع الحفاظ على اتساق كشف عالي.
关键词
كشف عيوب PCB;Zynq;YOLO26n;تسريع الأجهزة
以上内容由讯飞翻译自动生成，翻译内容仅供参考。对于因使用本网站翻译内容产生的相关后果，本网站不承担任何商业和法律责任。
The above content is generated by Large Model Translation. The translated content is for reference only. We do not assume any commercial or legal responsibilty for any consequences arising from the use of our website