تصميم مسرع عتاد FPGA غير متجانس بناءً على CNN

JI Haolin ,  

XU Wei ,  

PIAO Yongjie ,  

WU Xiaobin ,  

GAO Tan ,  

摘要

نظرًا لقيود قدرة الحاسوب وموارد التخزين على منصة الأجهزة الصلبة ، ما زال تنفيذ شبكات التحسس المركبة (CNN) الفعالة من حيث الطاقة والكفاءة باستخدام أنظمة مدمجة يعد تحديًا رئيسيًا يواجهه مصممو الأجهزة الصلبة. استنادًا إلى ذلك ، يقدم هذا المقال تصميمًا كاملاً لنظام تضميني غير متجانس يتم تنفيذه باستخدام نظام بوابات programming Array on الشبكة (SoC). يستخدم هذا التصميم نوعًا من الهياكل المتصلة المتداخلة لإعادة استخدام الإدخال ، وفي الوقت نفسه ، ينفذ عمليتين مستقلتين للضرب والجمع في DSP واحد ، مما يقلل من الوصول إلى الذاكرة الخارجية ويعزز كفاءة النظام مما يقلل من استهلاك الطاقة. إلى جانب ذلك ، يزيد كفاءة الطاقة الناتجة عن هذا التصميم بنسبة 38.7٪ أو أكثر مقارنة بالحلول الأخرى. تم نجاح تنفيذ هذا التصميم (الإطار) في النهاية على شبكة CNN الكبيرة على أجهزة منخفضة التكلفة ، مما يعزز بشكل كبير كفاءة الطاقة لنموذج الشبكة ، بما يصل إلى 102 Gops / W على الفور. بالإضافة إلى ذلك ، عند استخدام هذا الإطار لإجراء طبقة الاستنتاج لنموذج VGG-16 CNN ، يمكن أن تصل معدل الإطارات إلى 10.9 إطار في الثانية ، مما يظهر بشكل كامل أن هذا التصميم يمكن أن يسرع بشكل فعال شبكات التحسس المركبة في بيئات الطاقة المحدودة.

关键词

تسريع العتاد ؛ شبكات التحسس المركبة ؛ FPGA؛ SoC غير متجانس

阅读全文